经过半个多世纪的发展历程，国内集成电路产业基本形成了技术体系与产业本底的“四梁八柱”。在“打基础、建体系”之后，集成电路产业还需要解决“补短板、保安全”问题并转入“加长板、强实力”的新阶段。在近期召开的中国集成电路设计创新大会暨IC应用博览会（ICDIA 2021）期间，记者与来自EDA、IP、通用芯片、汽车电子等领域的企业代表进行了交流。围绕集成电路产业如何迎难而上攻克“卡点”，后尔摩时代新的技术趋势将为集成电路产业带来哪些机遇，多位企业家向记者分享了自己的体会和观点。

　　EDA、IP、高端芯片等关键环节有待攻克

　　虽然国内集成电路产业已经初见端倪，但在EDA工具链及底层IP、尖端设备、高端芯片等环节，仍存在“卡点”。由于集成电路是一个链条长、环节多的产业，芯片产品的研制需要各环节协同配合，一旦对某一环节缺乏“know-how”的技术理解，就等同于削弱了产业的整体实力。因而，对关键环节的“久久为功”势在必行。

　　EDA产业经过国际巨头的多轮并购和生态积累，已经形成了CR3(前三名企业行业集中率)超过85%的市场格局。目前，EDA市场缺乏优秀的并购标的，后发企业要实现突破，仍需在“know-how”层面深度钻研并在客户生态方面持久渗透。

　　“EDA企业的看家本领在于对设计深入的理解和软件算法的质量，如何基于流程化的形式体现客户的设计理念，以及在技术底层的know-how上构建自己的先进性与特殊性，这种先进性与特殊性是其他企业很难获取或替代的。除了构建技术壁垒，还要‘滴水穿石’去构建生态壁垒，最开始客户只给我们触碰石头表面的机会，如果技术和服务能力令客户满意，客户才愿意展示更多东西。” 杭州行芯科技有限公司CEO贺青在接受记者采访时表示。

　　作为芯片的底层及上游技术，IP对于芯片设计及制造的赋能，将实现对于产业高达600倍的撬动作用。目前，国内产业在底层IP依然滞后于国际先进水平。芯耀辉科技CTO李孟璋向记者表示，IP有两个维度。在IP的标准上，中国往往比国外慢一代，例如DDR5的IP，国外大厂在用IP4.0，国内还在用3.1。在生产制造上，国内代工产业也与国际领先工艺存在差距。要跨越技术壁垒，不仅需要专业的人才、丰富的经验、充足的资金，还需要持续的专注力。

　　“芯片产业是分工合作的产业链，我们的IP需要基于芯片制造公司的工艺来开发。因此，解决国内半导体IP的‘卡脖子’问题，就要确保国内支撑芯片设计的上游技术的IP和EDA、芯片设计、生产代工的生态完整性，首先要做的是支持国内代工发展。”李孟璋说。

　　“IP是提取公因式的环节，能解决很多产业和行业的问题，即使是一个硬骨头，也必须啃下来。尤其是面向先进工艺的IP，要跟上工艺的迭代速度，我们对每一个先进工艺的节点都第一时间跟进，在工艺成熟的过程中就与代工厂商一起迭代，才有可能帮助客户实现量产，这是一个非常有挑战性的过程。” 芯动科技联合创始人敖钢向记者指出。

　　当前，国内集成电路产业在手机SoC、数字电视SoC、CMOS芯片等大宗产品领域已经形成批量供货能力，在关键产品领域实现了一定突破。但CPU、GPU、汽车半导体等高端芯片总体被国外垄断，本土产业还未实现供应链安全并形成供货能力，自给率较低。

　　“高性能GPU是复杂的软硬件系统工程解决方案，我们称为‘大长金’，也就是难度非常大、周期非常长、投入像吞金兽。” 沐曦集成电路（上海）有限公司CEO陈维良向记者指出，“将硬件、软件的全套解决方案做起来之后，还要兼容全球的主流生态，否则进入市场是非常困难的。”

　　GPU主要有两种分类，一种用于图形渲染，一种用于计算。陈维良表示，前者是存量市场，后者是增量市场。

　　“虽然头部企业也可以快速把增量市场的份额吃下来，但很难完全收入囊中，这也是为什么如今很热闹的GPU市场，新入玩家大部分先瞄准计算市场。要切入用于计算的GPU赛道，要做好任务分配、计算和数据搬迁，并切入主流生态。”陈维良说。

　　汽车半导体具有验证标准高、验证周期长的特点，是芯片门槛最高的应用领域之一，也是当前产能缺口最大的芯片品类之一。琪埔维半导体CEO秦岭向记者指出，汽车半导体行业是一个天道酬勤的行业，过程不乏艰辛，需要潜心深耕。对此，他给出三点建议：一是芯片厂商应未雨绸缪，不打无准备之仗，灵活应对汽车行业的变革趋势；二是尽量避免芯片设计行业的“良莠不齐”，企业要冷静下来潜心耕耘，以破茧成蝶；三是芯片人应该专注于技术沉淀，潜心磨芯。

　　RISC-V、Chiplet等新机遇蓄势待发

　　随着制程微缩的成本和难度指数级上升，摩尔定律脚步放缓，围绕新材料、新器件、新工艺的后摩尔技术成为半导体器件实现性能提升的重要方向。中国集成电路设计创新联盟专家组组长时龙兴表示，延续摩尔与拓展摩尔“两手都要抓”。延续摩尔实际是对新材料、新器件、新工艺的突破，拓展摩尔可利用先进封装等技术，发挥现有产能、用足成熟工艺。

　　将不同工艺节点的小芯片封装在一起的Chiplet（芯粒）技术，在提升计算效能的同时，能有效降低芯片设计门槛和周期，是后摩尔技术的重要方向。

　　芯原股份创始人、董事长兼总裁戴伟民指出，Chiplet为产业带来了新的机会，推动了IP芯片化、集成异构化、集成异质化和IO增量化。在标准与生态层次上，Chiplet建立了新的可互操作的组件、互连协议和软件生态系统；在芯片制造与封装上，增设了多芯片模块业务，降低了产品迭代周期，可提升晶圆厂和封装厂的产线利用率；对于半导体IP来说，升级为Chiplet供应商，可提升IP的价值且有效降低芯片客户的设计成本；对于芯片设计来说，降低了大规模芯片设计的门槛。

　　Chiplet技术将以往集成在SoC中的软IP固化为“芯粒”，也对IP设计提出了新的需求。

　　“Chiplet的IP要求带宽很大功耗小，还需要IP开放商在先进封装和先进工艺有所积累，在成熟度和整体解决方案上能有自己的差异化优势，并不是仅仅提供一个IP接口，而是要提升整个系统的良率并降低系统成本。”芯动科技技术总监高专在接受记者采访时表示。

　　RISC-V 是继X86、Arm、MIIPS之后又一跻身主流市场的CPU架构。基于开源生态的RISC-V使整个产业获得了以更低成本、更灵活自主的方式实现产品设计的路径，是后摩尔时代被广泛看好的新架构之一。

　　目前，RISC-V处于商业化早期，但国内已有部分企业完成了IP打磨和设计打磨，推出了基于RISC-V的CPU、MCU和DSP等产品，开始了市场化探索。

　　“DSP在工业控制、消费电子、汽车电子等领域有着广泛的应用，但基于IP和生态等原因，DSP的主动权一直被国际厂商掌握。RISC-V对于国内集成电路和DSP的细分市场，都是一个突破。2019年至今，我们推动基于RISC-V的DSP产品落地。在这个过程中，也得了消费电子、工业控制等产业链的支持和关注。”中科昊芯总经理助理&销售总监王铠表示。据悉，中科昊芯已有两个系列RISC-V DSP芯片量产。

　　作为一个年轻的指令集，RISC-V要真正在市场化进程中站稳脚跟，还需要在细分领域占有更高的市场份额，并找到提升盈利能力的高端化发展路线。

　　“RISC-V是‘最年轻’的指令集架构。一个指令级架构从到成长到稳定再到成为市场的主流，都会经历10年甚至30年的周期。如果RISC-V在某个领域市场占有率超过20%，那么在这个领域就是非常有地位的指令集了。目前RISC-V在智能物联网产品中已经慢慢被广泛采用，未来将会使用在更多高端专用和通用产品中。在不久的将来，RISC-V还需要更多标志性的事件，进一步推动产业跨入成熟发展期。” 芯来科技执行总裁彭剑英向记者表示。